BIBLIOTECH
Apogeo edizioni
Pubblicato: maggio 2008
Pagine: 672
ISBN: 9788850326709
Prezzo: 59.00
Caratteristica peculiare di quest’opera, considerata “il testo definitivo per l’architettura e la progettazione degli elaboratori”, è quella di presentare la progettazione dei calcolatori da un punto di vista tecnicamente quantitativo. Hennessy e Patterson esplorano, infatti, una grande varietà di strategie che consentono di sfruttare al meglio il parallelismo, chiave per il potenziamento delle prestazioni in architetture multiprocessore.
L’evoluzione strategica da processori single-core a processori multi-core è il filo conduttore del volume, anche se gli autori trattano in profondità tutti gli aspetti determinanti per la progettazione: prestazioni, consumo di potenza, affidabilità, disponibilità. Elemento qualificante del libro sono i casi di studio (affidati a esperti del mondo industriale e accademico) che chiudono ogni capitolo. Su tali casi sono basati i molti esercizi, graduati per difficoltà e impegno richiesto.
Le numerose appendici (anch’esse affidate a singoli specialisti) sono dedicate ad argomenti avanzati o a sviluppi recenti della tecnologia; per non appesantire eccessivamente il volume, e in considerazione della loro natura specialistica, si è deciso, come già nell’edizione originale, di rendere disponibili queste appendici, in inglese, sul CD-ROM allegato al volume. L’impiego didattico del libro nel panorama universitario italiano è molto flessibile: nei corsi di primo livello può essere adottato nella sua struttura essenziale, costituita dai soli capitoli e dall’appendice sul pipelining, mentre nei corsi di secondo livello e di master o dottorato è certamente in grado di soddisfare anche le esigenze di approfondimento più organico, vista la completezza del materiale presentato.
(Dalla quarta di copertina)
John Hennessy, è rettore della Stanford University, tra le sue innumerevoli altre attività ha dato il via nel 1981 al progetto MIPS.
David Patterson, insegna dal 1977 alla University of California a Berkeley e i suoi studi sull’architettura RISC I sono alla base del fortunato processore SPARC di Sun Microsystems.